Lines Matching refs:c0
64 #define HW_GET_CP15_C0(c,o,v) HW_INST_MRC(p15,0,c0,c,o,v) // Opcode_1 is fixed
65 #define HW_GET_CP15_C1(o,v) HW_INST_MRC(p15,0,c1,c0,o,v) // Opcode_1 and CRm are fixed
66 #define HW_GET_CP15_C2(o,v) HW_INST_MRC(p15,0,c2,c0,o,v) // Opcode_1 and CRm are fixed
67 #define HW_GET_CP15_C3(v) HW_INST_MRC(p15,0,c3,c0,0,v) // fixed all
68 #define HW_GET_CP15_C5(o,v) HW_INST_MRC(p15,0,c5,c0,o,v) // Opcode_1 and CRm are fixed
70 #define HW_GET_CP15_C6(o,v) HW_INST_MRC(p15,0,c6,c0,o,v) // Opcode_1 and CRm are fixed
77 #define HW_GET_CP15_C9(v) HW_INST_MRC(p15,0,c9,c0,0,v) // fixed all
79 #define HW_GET_CP15_C9(o,v) HW_INST_MRC(p15,0,c9,c0,o,v) // Opcode_1 and CRm are fixed
82 #define HW_GET_CP15_C13(o,v) HW_INST_MRC(p15,0,c13,c0,o,v) // Opcode_1 and CRm are fixed
93 #define HW_SET_CP15_C0(c,o,v) HW_INST_MCR(p15,0,c0,c,o,v) // Opcode_1 is fixed
94 #define HW_SET_CP15_C1(o,v) HW_INST_MCR(p15,0,c1,c0,o,v) // Opcode_1 and CRm are fixed
95 #define HW_SET_CP15_C2(o,v) HW_INST_MCR(p15,0,c2,c0,o,v) // Opcode_1 and CRm are fixed
96 #define HW_SET_CP15_C3(v) HW_INST_MCR(p15,0,c3,c0,0,v) // fixed all
97 #define HW_SET_CP15_C5(o,v) HW_INST_MCR(p15,0,c5,c0,o,v) // Opcode_1 and CRm are fixed
98 #define HW_SET_CP15_C6(o,v) HW_INST_MCR(p15,0,c6,c0,o,v) // Opcode_1 and CRm are fixed
101 #define HW_SET_CP15_C9(v) HW_INST_MCR(p15,0,c9,c0,0,v) // fixed all
103 #define HW_SET_CP15_C13(o,v) HW_INST_MCR(p15,0,c13,c0,o,v) // Opcode_1 and CRm are fixed
114 #define HW_GET_CP15_MAIN_ID(v) HW_INST_MRC(p15,0,c0,c0,0,v)
115 #define HW_GET_CP15_CACHE_TYPE(v) HW_INST_MRC(p15,0,c0,c0,1,v)
116 #define HW_GET_CP15_TLB_TYPE(v) HW_INST_MRC(p15,0,c0,c0,3,v)
117 #define HW_GET_CP15_CPU_ID(v) HW_INST_MRC(p15,0,c0,c0,5,v)
118 #define HW_GET_CP15_PFR0(v) HW_INST_MRC(p15,0,c0,c1,0,v)
119 #define HW_GET_CP15_PFR1(v) HW_INST_MRC(p15,0,c0,c1,1,v)
120 #define HW_GET_CP15_DFR0(v) HW_INST_MRC(p15,0,c0,c1,2,v)
121 #define HW_GET_CP15_MMFR0(v) HW_INST_MRC(p15,0,c0,c1,4,v)
122 #define HW_GET_CP15_MMFR1(v) HW_INST_MRC(p15,0,c0,c1,5,v)
123 #define HW_GET_CP15_MMFR2(v) HW_INST_MRC(p15,0,c0,c1,6,v)
124 #define HW_GET_CP15_MMFR3(v) HW_INST_MRC(p15,0,c0,c1,7,v)
125 #define HW_GET_CP15_ISAR0(v) HW_INST_MRC(p15,0,c0,c2,0,v)
126 #define HW_GET_CP15_ISAR1(v) HW_INST_MRC(p15,0,c0,c2,1,v)
127 #define HW_GET_CP15_ISAR2(v) HW_INST_MRC(p15,0,c0,c2,2,v)
128 #define HW_GET_CP15_ISAR3(v) HW_INST_MRC(p15,0,c0,c2,3,v)
129 #define HW_GET_CP15_ISAR4(v) HW_INST_MRC(p15,0,c0,c2,4,v)
130 #define HW_GET_CP15_CONTROL(v) HW_INST_MRC(p15,0,c1,c0,0,v)
131 #define HW_GET_CP15_AUX_CONTROL(v) HW_INST_MRC(p15,0,c1,c0,1,v)
132 #define HW_GET_CP15_COPROCESSOR_ACCESS_CONTROL(v) HW_INST_MRC(p15,0,c1,c0,2,v)
134 #define HW_GET_CP15_TTB0(v) HW_INST_MRC(p15,0,c2,c0,0,v)
135 #define HW_GET_CP15_TTB1(v) HW_INST_MRC(p15,0,c2,c0,1,v)
136 #define HW_GET_CP15_TTB_CONTROL(v) HW_INST_MRC(p15,0,c2,c0,2,v)
137 #define HW_GET_CP15_DOMAIN_ACCESS_CONTROL(v) HW_INST_MRC(p15,0,c3,c0,0,v)
138 #define HW_GET_CP15_DATA_FAULT_STATUS(v) HW_INST_MRC(p15,0,c5,c0,0,v)
139 #define HW_GET_CP15_INSTRUCTION_FAULT_STATUS(v) HW_INST_MRC(p15,0,c5,c0,1,v)
140 #define HW_GET_CP15_DATA_FAULT_ADDRESS(v) HW_INST_MRC(p15,0,c6,c0,0,v)
141 #define HW_GET_CP15_WATCHPOINT_FAULT_ADDRESS(v) HW_INST_MRC(p15,0,c6,c0,1,v)
143 #define HW_GET_CP15_CACHE_ENABLE(v) HW_INST_MRC(p15,0,c2,c0,0,v)
145 #define HW_GET_CP15_INSTRUCTION_CACHE_ENABLE(v) HW_INST_MRC(p15,0,c2,c0,1,v)
146 #define HW_GET_CP15_WRITE_BUFFER_ENABLE(v) HW_INST_MRC(p15,0,c3,c0,0,v)
147 #define HW_GET_CP15_ACCESS_PERMISSION(v) HW_INST_MRC(p15,0,c5,c0,0,v)
149 #define HW_GET_CP15_INSTRUCTION_ACCESS_PERMISSION(v) HW_INST_MRC(p15,0,c5,c0,1,v)
150 #define HW_GET_CP15_DATA_ACCESS_PERMISSION_EX(v) HW_INST_MRC(p15,0,c5,c0,2,v)
151 #define HW_GET_CP15_INSTRUCTION_ACCESS_PERMISSION_EX(v) HW_INST_MRC(p15,0,c5,c0,3,v)
152 #define HW_GET_CP15_PROTECTION_REGION_0(v) HW_INST_MRC(p15,0,c6,c0,0,v)
162 #define HW_GET_CP15_DATA_CACHE_LOCKDOWN(v) HW_INST_MRC(p15,0,c9,c0,0,v)
164 #define HW_GET_CP15_INSTRUCTION_CACHE_LOCKDOWN(v) HW_INST_MRC(p15,0,c9,c0,1,v)
168 #define HW_GET_CP15_TLB_LOCKDOWN(v) HW_INST_MRC(p15,0,c10,c0,0,v)
171 #define HW_GET_CP15_FSCSE_PID(v) HW_INST_MRC(p15,0,c13,c0,0,v)
172 #define HW_GET_CP15_CONTEXT_ID(v) HW_INST_MRC(p15,0,c13,c0,1,v)
173 #define HW_GET_CP15_THREAD_ID(v) HW_INST_MRC(p15,0,c13,c0,2,v)
174 #define HW_GET_CP15_THREAD_ID_USER_READ_ONLY(v) HW_INST_MRC(p15,0,c13,c0,3,v)
175 #define HW_GET_CP15_THREAD_ID_PRIVILEGED_ONLY(v) HW_INST_MRC(p15,0,c13,c0,4,v)
177 #define HW_GET_CP15_TEST_STATE(v) HW_INST_MRC(p15,0,c15,c0,0,v)
178 #define HW_GET_CP15_INSTRUCTIN_TAG_BIST_ADDRESS(v) HW_INST_MRC(p15,0,c15,c0,2,v)
179 #define HW_GET_CP15_INSTRUCTIN_TAG_BIST_GENERAL(v) HW_INST_MRC(p15,0,c15,c0,3,v)
180 #define HW_GET_CP15_DATA_TAG_BIST_ADDRESS(v) HW_INST_MRC(p15,0,c15,c0,6,v)
181 #define HW_GET_CP15_DATA_TAG_BIST_GENERAL(v) HW_INST_MRC(p15,0,c15,c0,7,v)
182 #define HW_GET_CP15_ITCM_BIST_ADDRESS(v) HW_INST_MRC(p15,1,c15,c0,2,v)
183 #define HW_GET_CP15_ITCM_BIST_GENERAL(v) HW_INST_MRC(p15,1,c15,c0,3,v)
184 #define HW_GET_CP15_DTCM_BIST_ADDRESS(v) HW_INST_MRC(p15,1,c15,c0,6,v)
185 #define HW_GET_CP15_DTCM_BIST_GENERAL(v) HW_INST_MRC(p15,1,c15,c0,7,v)
187 #define HW_GET_CP15_INSTRUCTIN_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MRC(p15,2,c15,c0,2,v)
188 #define HW_GET_CP15_INSTRUCTIN_CACHE_RAM_BIST_GENERAL(v) HW_INST_MRC(p15,2,c15,c0,3,v)
189 #define HW_GET_CP15_DATA_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MRC(p15,2,c15,c0,6,v)
190 #define HW_GET_CP15_DATA_CACHE_RAM_BIST_GENERAL(v) HW_INST_MRC(p15,2,c15,c0,7,v)
197 #define HW_GET_CP15_CACHE_DEBUG_INDEX(v) HW_INST_MRC(p15,3,c15,c0,0,v)
208 #define HW_SET_CP15_CONTROL(v) HW_INST_MCR(p15,0,c1,c0,0,v)
209 #define HW_SET_CP15_AUX_CONTROL(v) HW_INST_MCR(p15,0,c1,c0,1,v)
210 #define HW_SET_CP15_COPROCESSOR_ACCESS_CONTROL(v) HW_INST_MCR(p15,0,c1,c0,2,v)
212 #define HW_SET_CP15_TTB0(v) HW_INST_MCR(p15,0,c2,c0,0,v)
213 #define HW_SET_CP15_TTB1(v) HW_INST_MCR(p15,0,c2,c0,1,v)
214 #define HW_SET_CP15_TTB_CONTROL(v) HW_INST_MCR(p15,0,c2,c0,2,v)
215 #define HW_SET_CP15_DOMAIN_ACCESS_CONTROL(v) HW_INST_MCR(p15,0,c3,c0,0,v)
216 #define HW_SET_CP15_DATA_FAULT_STATUS(v) HW_INST_MCR(p15,0,c5,c0,0,v)
217 #define HW_SET_CP15_INSTRUCTION_FAULT_STATUS(v) HW_INST_MCR(p15,0,c5,c0,1,v)
218 #define HW_SET_CP15_DATA_FAULT_ADDRESS(v) HW_INST_MCR(p15,0,c6,c0,0,v)
219 #define HW_SET_CP15_WATCHPOINT_FAULT_ADDRESS(v) HW_INST_MCR(p15,0,c6,c0,1,v)
221 #define HW_SET_CP15_CACHE_ENABLE(v) HW_INST_MCR(p15,0,c2,c0,0,v)
223 #define HW_SET_CP15_INSTRUCTION_CACHE_ENABLE(v) HW_INST_MCR(p15,0,c2,c0,1,v)
224 #define HW_SET_CP15_WRITE_BUFFER_ENABLE(v) HW_INST_MCR(p15,0,c3,c0,0,v)
225 #define HW_SET_CP15_ACCESS_PERMISSION(v) HW_INST_MCR(p15,0,c5,c0,0,v)
227 #define HW_SET_CP15_INSTRUCTION_ACCESS_PERMISSION(v) HW_INST_MCR(p15,0,c5,c0,1,v)
228 #define HW_SET_CP15_DATA_ACCESS_PERMISSION_EX(v) HW_INST_MCR(p15,0,c5,c0,2,v)
229 #define HW_SET_CP15_INSTRUCTION_ACCESS_PERMISSION_EX(v) HW_INST_MCR(p15,0,c5,c0,3,v)
230 #define HW_SET_CP15_PROTECTION_REGION_0(v) HW_INST_MCR(p15,0,c6,c0,0,v)
239 #define HW_SET_CP15_WFI(v) HW_INST_MCR(p15,0,c7,c0,4,v)
274 #define HW_SET_CP15_DATA_CACHE_LOCKDOWN(v) HW_INST_MCR(p15,0,c9,c0,0,v)
276 #define HW_SET_CP15_INSTRUCTION_CACHE_LOCKDOWN(v) HW_INST_MCR(p15,0,c9,c0,1,v)
282 #define HW_SET_CP15_FSCSE_PID(v) HW_INST_MCR(p15,0,c13,c0,0,v)
283 #define HW_SET_CP15_CONTEXT_ID(v) HW_INST_MCR(p15,0,c13,c0,1,v)
284 #define HW_SET_CP15_THREAD_ID(v) HW_INST_MCR(p15,0,c13,c0,2,v)
285 #define HW_SET_CP15_THREAD_ID_USER_READ_ONLY(v) HW_INST_MCR(p15,0,c13,c0,3,v)
286 #define HW_SET_CP15_THREAD_ID_PRIVILEGED_ONLY(v) HW_INST_MCR(p15,0,c13,c0,4,v)
288 #define HW_SET_CP15_TEST_STATE(v) HW_INST_MCR(p15,0,c15,c0,0,v)
289 #define HW_SET_CP15_INSTRUCTIN_TAG_BIST_ADDRESS(v) HW_INST_MCR(p15,0,c15,c0,2,v)
290 #define HW_SET_CP15_INSTRUCTIN_TAG_BIST_GENERAL(v) HW_INST_MCR(p15,0,c15,c0,3,v)
291 #define HW_SET_CP15_DATA_TAG_BIST_ADDRESS(v) HW_INST_MCR(p15,0,c15,c0,6,v)
292 #define HW_SET_CP15_DATA_TAG_BIST_GENERAL(v) HW_INST_MCR(p15,0,c15,c0,7,v)
293 #define HW_SET_CP15_ITCM_BIST_ADDRESS(v) HW_INST_MCR(p15,1,c15,c0,2,v)
294 #define HW_SET_CP15_ITCM_BIST_GENERAL(v) HW_INST_MCR(p15,1,c15,c0,3,v)
295 #define HW_SET_CP15_DTCM_BIST_ADDRESS(v) HW_INST_MCR(p15,1,c15,c0,6,v)
296 #define HW_SET_CP15_DTCM_BIST_GENERAL(v) HW_INST_MCR(p15,1,c15,c0,7,v)
298 #define HW_SET_CP15_INSTRUCTIN_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MCR(p15,2,c15,c0,2,v)
299 #define HW_SET_CP15_INSTRUCTIN_CACHE_RAM_BIST_GENERAL(v) HW_INST_MCR(p15,2,c15,c0,3,v)
300 #define HW_SET_CP15_DATA_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MCR(p15,2,c15,c0,6,v)
301 #define HW_SET_CP15_DATA_CACHE_RAM_BIST_GENERAL(v) HW_INST_MCR(p15,2,c15,c0,7,v)
310 #define HW_SET_CP15_CACHE_DEBUG_INDEX(v) HW_INST_MCR(p15,3,c15,c0,0,v)
324 #define HW_CP15_WFI() HW_INST_MCR(p15,0,c7,c0,4,0)