Lines Matching defs:v
33 #define HW_INST_MRS(a,v) __asm { mrs a,v } argument
35 #define HW_INST_MSR(a,v) __asm { msr a,v } argument
39 #define HW_INST_MRC(a,b,c,d,e,v) __asm { mrc a,b,v,c,d,e } argument
41 #define HW_INST_MCR(a,b,c,d,e,v) __asm { mcr a,b,v,c,d,e } argument
54 #define HW_GET_CPSR(v) HW_INST_MRS(cpsr,v) argument
55 #define HW_GET_SPSR(v) HW_INST_MRS(spsr,v) argument
57 #define HW_SET_CPSR(f,v) HW_INST_MSR(cpsr_##f,v) // f: fields argument
58 #define HW_SET_SPSR(f,v) HW_INST_MSR(spsr_##f,v) // f: fields argument
64 #define HW_GET_CP15_C0(c,o,v) HW_INST_MRC(p15,0,c0,c,o,v) // Opcode_1 is fixed argument
65 #define HW_GET_CP15_C1(o,v) HW_INST_MRC(p15,0,c1,c0,o,v) // Opcode_1 and CRm are fixed argument
66 #define HW_GET_CP15_C2(o,v) HW_INST_MRC(p15,0,c2,c0,o,v) // Opcode_1 and CRm are fixed argument
67 #define HW_GET_CP15_C3(v) HW_INST_MRC(p15,0,c3,c0,0,v) // fixed all argument
68 #define HW_GET_CP15_C5(o,v) HW_INST_MRC(p15,0,c5,c0,o,v) // Opcode_1 and CRm are fixed argument
70 #define HW_GET_CP15_C6(o,v) HW_INST_MRC(p15,0,c6,c0,o,v) // Opcode_1 and CRm are fixed argument
74 #define HW_GET_CP15_C7(c,o,v) HW_INST_MRC(p15,0,c7,c,o,v) // Opcode_1 is fixed argument
75 #define HW_GET_CP15_C8(c,o,v) HW_INST_MRC(p15,0,c8,c,o,v) // Opcode_1 is fixed argument
77 #define HW_GET_CP15_C9(v) HW_INST_MRC(p15,0,c9,c0,0,v) // fixed all argument
81 #define HW_GET_CP15_C10(c,o,v) HW_INST_MRC(p15,0,c10,c,o,v) // Opcode_1 is fixed argument
82 #define HW_GET_CP15_C13(o,v) HW_INST_MRC(p15,0,c13,c0,o,v) // Opcode_1 and CRm are fixed argument
83 #define HW_GET_CP15_C15(o1,c,o2,v) HW_INST_MRC(p15,o1,c15,c,o2,v) // not fixed all argument
85 #define HW_GET_CP15_C15_0(c,o,v) HW_INST_MRC(p15,0,c15,c,o,v) argument
86 #define HW_GET_CP15_C15_1(c,o,v) HW_INST_MRC(p15,1,c15,c,o,v) argument
87 #define HW_GET_CP15_C15_2(c,o,v) HW_INST_MRC(p15,2,c15,c,o,v) argument
88 #define HW_GET_CP15_C15_5(c,o,v) HW_INST_MRC(p15,5,c15,c,o,v) argument
89 #define HW_GET_CP15_C15_7(v) HW_INST_MRC(p15,7,c15,c1,0,v) argument
93 #define HW_SET_CP15_C0(c,o,v) HW_INST_MCR(p15,0,c0,c,o,v) // Opcode_1 is fixed argument
94 #define HW_SET_CP15_C1(o,v) HW_INST_MCR(p15,0,c1,c0,o,v) // Opcode_1 and CRm are fixed argument
95 #define HW_SET_CP15_C2(o,v) HW_INST_MCR(p15,0,c2,c0,o,v) // Opcode_1 and CRm are fixed argument
96 #define HW_SET_CP15_C3(v) HW_INST_MCR(p15,0,c3,c0,0,v) // fixed all argument
97 #define HW_SET_CP15_C5(o,v) HW_INST_MCR(p15,0,c5,c0,o,v) // Opcode_1 and CRm are fixed argument
98 #define HW_SET_CP15_C6(o,v) HW_INST_MCR(p15,0,c6,c0,o,v) // Opcode_1 and CRm are fixed argument
99 #define HW_SET_CP15_C7(c,o,v) HW_INST_MCR(p15,0,c7,c,o,v) // Opcode_1 is fixed argument
100 #define HW_SET_CP15_C8(c,o,v) HW_INST_MCR(p15,0,c8,c,o,v) // Opcode_1 is fixed argument
101 #define HW_SET_CP15_C9(v) HW_INST_MCR(p15,0,c9,c0,0,v) // fixed all argument
102 #define HW_SET_CP15_C10(c,o,v) HW_INST_MCR(p15,0,c10,c,o,v) // Opcode_1 is fixed argument
103 #define HW_SET_CP15_C13(o,v) HW_INST_MCR(p15,0,c13,c0,o,v) // Opcode_1 and CRm are fixed argument
104 #define HW_SET_CP15_C15(o1,c,o2,v) HW_INST_MCR(p15,o1,c15,c,o2,v) // not fixed all argument
106 #define HW_SET_CP15_C15_0(c,o,v) HW_INST_MCR(p15,0,c15,c,o,v) argument
107 #define HW_SET_CP15_C15_5(c,o,v) HW_INST_MCR(p15,5,c15,c,o,v) argument
108 #define HW_SET_CP15_C15_7(v) HW_INST_MCR(p15,7,c15,c1,0,v) argument
114 #define HW_GET_CP15_MAIN_ID(v) HW_INST_MRC(p15,0,c0,c0,0,v) argument
115 #define HW_GET_CP15_CACHE_TYPE(v) HW_INST_MRC(p15,0,c0,c0,1,v) argument
116 #define HW_GET_CP15_TLB_TYPE(v) HW_INST_MRC(p15,0,c0,c0,3,v) argument
117 #define HW_GET_CP15_CPU_ID(v) HW_INST_MRC(p15,0,c0,c0,5,v) argument
118 #define HW_GET_CP15_PFR0(v) HW_INST_MRC(p15,0,c0,c1,0,v) argument
119 #define HW_GET_CP15_PFR1(v) HW_INST_MRC(p15,0,c0,c1,1,v) argument
120 #define HW_GET_CP15_DFR0(v) HW_INST_MRC(p15,0,c0,c1,2,v) argument
121 #define HW_GET_CP15_MMFR0(v) HW_INST_MRC(p15,0,c0,c1,4,v) argument
122 #define HW_GET_CP15_MMFR1(v) HW_INST_MRC(p15,0,c0,c1,5,v) argument
123 #define HW_GET_CP15_MMFR2(v) HW_INST_MRC(p15,0,c0,c1,6,v) argument
124 #define HW_GET_CP15_MMFR3(v) HW_INST_MRC(p15,0,c0,c1,7,v) argument
125 #define HW_GET_CP15_ISAR0(v) HW_INST_MRC(p15,0,c0,c2,0,v) argument
126 #define HW_GET_CP15_ISAR1(v) HW_INST_MRC(p15,0,c0,c2,1,v) argument
127 #define HW_GET_CP15_ISAR2(v) HW_INST_MRC(p15,0,c0,c2,2,v) argument
128 #define HW_GET_CP15_ISAR3(v) HW_INST_MRC(p15,0,c0,c2,3,v) argument
129 #define HW_GET_CP15_ISAR4(v) HW_INST_MRC(p15,0,c0,c2,4,v) argument
130 #define HW_GET_CP15_CONTROL(v) HW_INST_MRC(p15,0,c1,c0,0,v) argument
131 #define HW_GET_CP15_AUX_CONTROL(v) HW_INST_MRC(p15,0,c1,c0,1,v) argument
132 #define HW_GET_CP15_COPROCESSOR_ACCESS_CONTROL(v) HW_INST_MRC(p15,0,c1,c0,2,v) argument
134 #define HW_GET_CP15_TTB0(v) HW_INST_MRC(p15,0,c2,c0,0,v) argument
135 #define HW_GET_CP15_TTB1(v) HW_INST_MRC(p15,0,c2,c0,1,v) argument
136 #define HW_GET_CP15_TTB_CONTROL(v) HW_INST_MRC(p15,0,c2,c0,2,v) argument
137 #define HW_GET_CP15_DOMAIN_ACCESS_CONTROL(v) HW_INST_MRC(p15,0,c3,c0,0,v) argument
138 #define HW_GET_CP15_DATA_FAULT_STATUS(v) HW_INST_MRC(p15,0,c5,c0,0,v) argument
139 #define HW_GET_CP15_INSTRUCTION_FAULT_STATUS(v) HW_INST_MRC(p15,0,c5,c0,1,v) argument
140 #define HW_GET_CP15_DATA_FAULT_ADDRESS(v) HW_INST_MRC(p15,0,c6,c0,0,v) argument
141 #define HW_GET_CP15_WATCHPOINT_FAULT_ADDRESS(v) HW_INST_MRC(p15,0,c6,c0,1,v) argument
161 #define HW_GET_CP15_PA(v) HW_INST_MRC(p15,0,c7,c4,0,v) argument
162 #define HW_GET_CP15_DATA_CACHE_LOCKDOWN(v) HW_INST_MRC(p15,0,c9,c0,0,v) argument
164 #define HW_GET_CP15_INSTRUCTION_CACHE_LOCKDOWN(v) HW_INST_MRC(p15,0,c9,c0,1,v) argument
165 #define HW_GET_CP15_DTCM(v) HW_INST_MRC(p15,0,c9,c1,0,v) argument
166 #define HW_GET_CP15_ITCM(v) HW_INST_MRC(p15,0,c9,c1,1,v) argument
168 #define HW_GET_CP15_TLB_LOCKDOWN(v) HW_INST_MRC(p15,0,c10,c0,0,v) argument
169 #define HW_GET_CP15_PRIMARY_REGION_REMAP(v) HW_INST_MRC(p15,0,c10,c2,0,v) argument
170 #define HW_GET_CP15_NORMAL_REGION_REMAP(v) HW_INST_MRC(p15,0,c10,c2,1,v) argument
171 #define HW_GET_CP15_FSCSE_PID(v) HW_INST_MRC(p15,0,c13,c0,0,v) argument
172 #define HW_GET_CP15_CONTEXT_ID(v) HW_INST_MRC(p15,0,c13,c0,1,v) argument
173 #define HW_GET_CP15_THREAD_ID(v) HW_INST_MRC(p15,0,c13,c0,2,v) argument
174 #define HW_GET_CP15_THREAD_ID_USER_READ_ONLY(v) HW_INST_MRC(p15,0,c13,c0,3,v) argument
175 #define HW_GET_CP15_THREAD_ID_PRIVILEGED_ONLY(v) HW_INST_MRC(p15,0,c13,c0,4,v) argument
177 #define HW_GET_CP15_TEST_STATE(v) HW_INST_MRC(p15,0,c15,c0,0,v) argument
178 #define HW_GET_CP15_INSTRUCTIN_TAG_BIST_ADDRESS(v) HW_INST_MRC(p15,0,c15,c0,2,v) argument
179 #define HW_GET_CP15_INSTRUCTIN_TAG_BIST_GENERAL(v) HW_INST_MRC(p15,0,c15,c0,3,v) argument
180 #define HW_GET_CP15_DATA_TAG_BIST_ADDRESS(v) HW_INST_MRC(p15,0,c15,c0,6,v) argument
181 #define HW_GET_CP15_DATA_TAG_BIST_GENERAL(v) HW_INST_MRC(p15,0,c15,c0,7,v) argument
182 #define HW_GET_CP15_ITCM_BIST_ADDRESS(v) HW_INST_MRC(p15,1,c15,c0,2,v) argument
183 #define HW_GET_CP15_ITCM_BIST_GENERAL(v) HW_INST_MRC(p15,1,c15,c0,3,v) argument
184 #define HW_GET_CP15_DTCM_BIST_ADDRESS(v) HW_INST_MRC(p15,1,c15,c0,6,v) argument
185 #define HW_GET_CP15_DTCM_BIST_GENERAL(v) HW_INST_MRC(p15,1,c15,c0,7,v) argument
186 #define HW_GET_CP15_TRACE_STATE_CONTROL(v) HW_INST_MRC(p15,1,c15,c1,0,v) argument
187 #define HW_GET_CP15_INSTRUCTIN_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MRC(p15,2,c15,c0,2,v) argument
188 #define HW_GET_CP15_INSTRUCTIN_CACHE_RAM_BIST_GENERAL(v) HW_INST_MRC(p15,2,c15,c0,3,v) argument
189 #define HW_GET_CP15_DATA_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MRC(p15,2,c15,c0,6,v) argument
190 #define HW_GET_CP15_DATA_CACHE_RAM_BIST_GENERAL(v) HW_INST_MRC(p15,2,c15,c0,7,v) argument
192 #define HW_GET_CP15_PERFORMANCE_MONITOR_CONTROL(v) HW_INST_MRC(p15,0,c15,c12,0,v) argument
193 #define HW_GET_CP15_CCNT(v) HW_INST_MRC(p15,0,c15,c12,1,v) argument
194 #define HW_GET_CP15_PMN0(v) HW_INST_MRC(p15,0,c15,c12,2,v) argument
195 #define HW_GET_CP15_PMN1(v) HW_INST_MRC(p15,0,c15,c12,3,v) argument
197 #define HW_GET_CP15_CACHE_DEBUG_INDEX(v) HW_INST_MRC(p15,3,c15,c0,0,v) argument
198 #define HW_GET_CP15_INSTRUCTION_TAG(v) HW_INST_MRC(p15,3,c15,c1,0,v) argument
199 #define HW_GET_CP15_DATA_TAG(v) HW_INST_MRC(p15,3,c15,c2,0,v) argument
200 #define HW_GET_CP15_INSTRUCTION_CACHE(v) HW_INST_MRC(p15,3,c15,c3,0,v) argument
201 #define HW_GET_CP15_DATA_CACHE(v) HW_INST_MRC(p15,3,c15,c4,0,v) argument
203 #define HW_GET_CP15_MAIN_TLB_LOCKDOWN_VA(v) HW_INST_MRC(p15,5,c15,c5,2,v) argument
204 #define HW_GET_CP15_MAIN_TLB_LOCKDOWN_PA(v) HW_INST_MRC(p15,5,c15,c6,2,v) argument
205 #define HW_GET_CP15_MAIN_TLB_LOCKDOWN_ATTRIBUTE(v) HW_INST_MRC(p15,5,c15,c7,2,v) argument
206 #define HW_GET_CP15_TLB_DEBUG_CONTROL(v) HW_INST_MRC(p15,7,c15,c1,0,v) argument
208 #define HW_SET_CP15_CONTROL(v) HW_INST_MCR(p15,0,c1,c0,0,v) argument
209 #define HW_SET_CP15_AUX_CONTROL(v) HW_INST_MCR(p15,0,c1,c0,1,v) argument
210 #define HW_SET_CP15_COPROCESSOR_ACCESS_CONTROL(v) HW_INST_MCR(p15,0,c1,c0,2,v) argument
212 #define HW_SET_CP15_TTB0(v) HW_INST_MCR(p15,0,c2,c0,0,v) argument
213 #define HW_SET_CP15_TTB1(v) HW_INST_MCR(p15,0,c2,c0,1,v) argument
214 #define HW_SET_CP15_TTB_CONTROL(v) HW_INST_MCR(p15,0,c2,c0,2,v) argument
215 #define HW_SET_CP15_DOMAIN_ACCESS_CONTROL(v) HW_INST_MCR(p15,0,c3,c0,0,v) argument
216 #define HW_SET_CP15_DATA_FAULT_STATUS(v) HW_INST_MCR(p15,0,c5,c0,0,v) argument
217 #define HW_SET_CP15_INSTRUCTION_FAULT_STATUS(v) HW_INST_MCR(p15,0,c5,c0,1,v) argument
218 #define HW_SET_CP15_DATA_FAULT_ADDRESS(v) HW_INST_MCR(p15,0,c6,c0,0,v) argument
219 #define HW_SET_CP15_WATCHPOINT_FAULT_ADDRESS(v) HW_INST_MCR(p15,0,c6,c0,1,v) argument
239 #define HW_SET_CP15_WFI(v) HW_INST_MCR(p15,0,c7,c0,4,v) argument
240 #define HW_SET_CP15_INVALIDATE_ENTIRE_INSTRUCTION_CACHE(v) HW_INST_MCR(p15,0,c7,c5,0,v) argument
241 #define HW_SET_CP15_INVALIDATE_INSTRUCTION_CACHE_MVA(v) HW_INST_MCR(p15,0,c7,c5,1,v) argument
242 #define HW_SET_CP15_INVALIDATE_INSTRUCTION_CACHE_INDEX(v) HW_INST_MCR(p15,0,c7,c5,2,v) argument
243 #define HW_SET_CP15_FLUSH_PREFETCH_BUFFER(v) HW_INST_MCR(p15,0,c7,c5,4,v) argument
244 #define HW_SET_CP15_FLUSH_ENTIRE_BRANCH_TARGET_CACHE(v) HW_INST_MCR(p15,0,c7,c5,6,v) argument
245 #define HW_SET_CP15_FLUSH_BRANCH_TARGET_CACHE_ENTRY(v) HW_INST_MCR(p15,0,c7,c5,7,v) argument
246 #define HW_SET_CP15_INVALIDATE_ENTIRE_DATA_CACHE(v) HW_INST_MCR(p15,0,c7,c6,0,v) argument
247 #define HW_SET_CP15_INVALIDATE_DATA_CACHE_MVA(v) HW_INST_MCR(p15,0,c7,c6,1,v) argument
248 #define HW_SET_CP15_INVALIDATE_DATA_CACHE_INDEX(v) HW_INST_MCR(p15,0,c7,c6,2,v) argument
249 #define HW_SET_CP15_INVALIDATE_BOTH_CACHE(v) HW_INST_MCR(p15,0,c7,c7,0,v) argument
250 #define HW_SET_CP15_VA_TO_PA_PRIVILEGED_READ(v) HW_INST_MCR(p15,0,c7,c8,0,v) argument
251 #define HW_SET_CP15_VA_TO_PA_PRIVILEGED_WRITE(v) HW_INST_MCR(p15,0,c7,c8,1,v) argument
252 #define HW_SET_CP15_VA_TO_PA_USER_READ(v) HW_INST_MCR(p15,0,c7,c8,2,v) argument
253 #define HW_SET_CP15_VA_TO_PA_USER_WRITE(v) HW_INST_MCR(p15,0,c7,c8,3,v) argument
254 #define HW_SET_CP15_CLEAN_ENTIRE_DATA_CACHE(v) HW_INST_MCR(p15,0,c7,c10,0,v) argument
255 #define HW_SET_CP15_CLEAN_DATA_CACHE_MVA(v) HW_INST_MCR(p15,0,c7,c10,1,v) argument
256 #define HW_SET_CP15_CLEAN_DATA_CACHE_INDEX(v) HW_INST_MCR(p15,0,c7,c10,2,v) argument
257 #define HW_SET_CP15_DATA_SYNC_BARRIER(v) HW_INST_MCR(p15,0,c7,c10,4,v) argument
258 #define HW_SET_CP15_DATA_MEMORY_BARRIER(v) HW_INST_MCR(p15,0,c7,c10,5,v) argument
259 #define HW_SET_CP15_CLEAN_INVALIDATE_ENTIRE_DATA_CACHE(v) HW_INST_MCR(p15,0,c7,c14,0,v) argument
260 #define HW_SET_CP15_CLEAN_INVALIDATE_DATA_CACHE_MVA(v) HW_INST_MCR(p15,0,c7,c14,1,v) argument
261 #define HW_SET_CP15_CLEAN_INVALIDATE_DATA_CACHE_INDEX(v) HW_INST_MCR(p15,0,c7,c14,2,v) argument
262 #define HW_SET_CP15_INVALIDATE_INSTRUCTION_TLB(v) HW_INST_MCR(p15,0,c8,c5,0,v) argument
263 #define HW_SET_CP15_INVALIDATE_INSTRUCTION_TLB_SINGLE(v) HW_INST_MCR(p15,0,c8,c5,1,v) argument
264 #define HW_SET_CP15_INVALIDATE_INSTRUCTION_TLB_ASID(v) HW_INST_MCR(p15,0,c8,c5,2,v) argument
265 #define HW_SET_CP15_INVALIDATE_INSTRUCTION_TLB_MVA(v) HW_INST_MCR(p15,0,c8,c5,3,v) argument
266 #define HW_SET_CP15_INVALIDATE_DATA_TLB(v) HW_INST_MCR(p15,0,c8,c6,0,v) argument
267 #define HW_SET_CP15_INVALIDATE_DATA_TLB_SINGLE(v) HW_INST_MCR(p15,0,c8,c6,1,v) argument
268 #define HW_SET_CP15_INVALIDATE_DATA_TLB_ASID(v) HW_INST_MCR(p15,0,c8,c6,2,v) argument
269 #define HW_SET_CP15_INVALIDATE_DATA_TLB_MVA(v) HW_INST_MCR(p15,0,c8,c6,3,v) argument
270 #define HW_SET_CP15_INVALIDATE_UNIFIED_TLB(v) HW_INST_MCR(p15,0,c8,c7,0,v) argument
271 #define HW_SET_CP15_INVALIDATE_UNIFIED_TLB_SINGLE(v) HW_INST_MCR(p15,0,c8,c7,1,v) argument
272 #define HW_SET_CP15_INVALIDATE_UNIFIED_TLB_ASID(v) HW_INST_MCR(p15,0,c8,c7,2,v) argument
273 #define HW_SET_CP15_INVALIDATE_UNIFIED_TLB_MVA(v) HW_INST_MCR(p15,0,c8,c7,3,v) argument
274 #define HW_SET_CP15_DATA_CACHE_LOCKDOWN(v) HW_INST_MCR(p15,0,c9,c0,0,v) argument
276 #define HW_SET_CP15_INSTRUCTION_CACHE_LOCKDOWN(v) HW_INST_MCR(p15,0,c9,c0,1,v) argument
277 #define HW_SET_CP15_DTCM(v) HW_INST_MCR(p15,0,c9,c1,0,v) argument
278 #define HW_SET_CP15_ITCM(v) HW_INST_MCR(p15,0,c9,c1,1,v) argument
280 #define HW_SET_CP15_PRIMARY_REGION_REMAP(v) HW_INST_MCR(p15,0,c10,c2,0,v) argument
281 #define HW_SET_CP15_NORMAL_REGION_REMAP(v) HW_INST_MCR(p15,0,c10,c2,1,v) argument
282 #define HW_SET_CP15_FSCSE_PID(v) HW_INST_MCR(p15,0,c13,c0,0,v) argument
283 #define HW_SET_CP15_CONTEXT_ID(v) HW_INST_MCR(p15,0,c13,c0,1,v) argument
284 #define HW_SET_CP15_THREAD_ID(v) HW_INST_MCR(p15,0,c13,c0,2,v) argument
285 #define HW_SET_CP15_THREAD_ID_USER_READ_ONLY(v) HW_INST_MCR(p15,0,c13,c0,3,v) argument
286 #define HW_SET_CP15_THREAD_ID_PRIVILEGED_ONLY(v) HW_INST_MCR(p15,0,c13,c0,4,v) argument
288 #define HW_SET_CP15_TEST_STATE(v) HW_INST_MCR(p15,0,c15,c0,0,v) argument
289 #define HW_SET_CP15_INSTRUCTIN_TAG_BIST_ADDRESS(v) HW_INST_MCR(p15,0,c15,c0,2,v) argument
290 #define HW_SET_CP15_INSTRUCTIN_TAG_BIST_GENERAL(v) HW_INST_MCR(p15,0,c15,c0,3,v) argument
291 #define HW_SET_CP15_DATA_TAG_BIST_ADDRESS(v) HW_INST_MCR(p15,0,c15,c0,6,v) argument
292 #define HW_SET_CP15_DATA_TAG_BIST_GENERAL(v) HW_INST_MCR(p15,0,c15,c0,7,v) argument
293 #define HW_SET_CP15_ITCM_BIST_ADDRESS(v) HW_INST_MCR(p15,1,c15,c0,2,v) argument
294 #define HW_SET_CP15_ITCM_BIST_GENERAL(v) HW_INST_MCR(p15,1,c15,c0,3,v) argument
295 #define HW_SET_CP15_DTCM_BIST_ADDRESS(v) HW_INST_MCR(p15,1,c15,c0,6,v) argument
296 #define HW_SET_CP15_DTCM_BIST_GENERAL(v) HW_INST_MCR(p15,1,c15,c0,7,v) argument
297 #define HW_SET_CP15_TRACE_STATE_CONTROL(v) HW_INST_MCR(p15,1,c15,c1,0,v) argument
298 #define HW_SET_CP15_INSTRUCTIN_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MCR(p15,2,c15,c0,2,v) argument
299 #define HW_SET_CP15_INSTRUCTIN_CACHE_RAM_BIST_GENERAL(v) HW_INST_MCR(p15,2,c15,c0,3,v) argument
300 #define HW_SET_CP15_DATA_CACHE_RAM_BIST_ADDRESS(v) HW_INST_MCR(p15,2,c15,c0,6,v) argument
301 #define HW_SET_CP15_DATA_CACHE_RAM_BIST_GENERAL(v) HW_INST_MCR(p15,2,c15,c0,7,v) argument
303 #define HW_SET_CP15_PERFORMANCE_MONITOR_CONTROL(v) HW_INST_MCR(p15,0,c15,c12,0,v) argument
304 #define HW_SET_CP15_CCNT(v) HW_INST_MCR(p15,0,c15,c12,1,v) argument
305 #define HW_SET_CP15_PMN0(v) HW_INST_MCR(p15,0,c15,c12,2,v) argument
306 #define HW_SET_CP15_PMN1(v) HW_INST_MCR(p15,0,c15,c12,3,v) argument
307 #define HW_SET_CP15_READ_MAIN_TLB_LOCKDOWN_ENTRY(v) HW_INST_MCR(p15,0,c15,c4,2,v) argument
308 #define HW_SET_CP15_WRITE_MAIN_TLB_LOCKDOWN_ENTRY(v) HW_INST_MCR(p15,0,c15,c4,4,v) argument
310 #define HW_SET_CP15_CACHE_DEBUG_INDEX(v) HW_INST_MCR(p15,3,c15,c0,0,v) argument
311 #define HW_SET_CP15_INSTRUCTION_TAG(v) HW_INST_MCR(p15,3,c15,c1,0,v) argument
312 #define HW_SET_CP15_DATA_TAG(v) HW_INST_MCR(p15,3,c15,c2,0,v) argument
313 #define HW_SET_CP15_INSTRUCTION_CACHE(v) HW_INST_MCR(p15,3,c15,c3,0,v) argument
314 #define HW_SET_CP15_DATA_CACHE(v) HW_INST_MCR(p15,3,c15,c4,0,v) argument
316 #define HW_SET_CP15_MAIN_TLB_LOCKDOWN_VA(v) HW_INST_MCR(p15,5,c15,c5,2,v) argument
317 #define HW_SET_CP15_MAIN_TLB_LOCKDOWN_PA(v) HW_INST_MCR(p15,5,c15,c6,2,v) argument
318 #define HW_SET_CP15_MAIN_TLB_LOCKDOWN_ATTRIBUTE(v) HW_INST_MCR(p15,5,c15,c7,2,v) argument
319 #define HW_SET_CP15_TLB_DEBUG_CONTROL(v) HW_INST_MCR(p15,7,c15,c1,0,v) argument